硬件芯片篇:RISC-V处理器嵌入式开发者必看(上)

讨论各种RISC-V CPU核、SoC设计平台和芯片产品的技术特点及选型要点,

过去二十年ARM在移动和嵌入式领域成果丰硕,IOT 领域正逐渐确定其市场地位,其他商用架构(如MIPS)逐渐消亡。ARM在进军Intel所在的x86市场,已经对传统PC和服务器领域造成一定压力。RISC-V 开源指令集的出现,引起了产业界的广泛关注,科技巨头很看重指令集架构(CPU ISA)的开放性,各大公司正在积极寻找ARM之外的第二选择,RISC-V成为必然选择。RISC-V 被全球范围内的大学陆续采纳为教材替代以前的MIPS和X86架构,政府和企业采纳RISC-V为标准指令集,开源的CPU核和SoC芯片不断涌现,生态环境逐渐丰富,开发者社区愈来愈活跃。

一个CPU支持的指令和指令的字节级编码就是这个CPU的指令集(ISA),指令集在计算机软件和硬件之间搭起了一个桥梁。不同的CPU家族:X86、PowerPC和ARM,都有不同的ISA,RISC-V 是其中唯一的开源ISA。

RISC-V 是一种开源的指令集架构,它不是一款CPU芯片,甚至不是一个完整的指令集,它是指令集规范和标准。RISC-V 起源于加州大学伯克利分校,在2010年夏季Krste Asanovic教授带领他的两个学生Andrew Waterman , Yunsup Lee启动了3个月项目 ,针对X86和ARM 架构复杂和IP授权的原因,希望开发简化和开放的指令集架构。

RISC-V基金会创建于2015年,是一家非盈利组织。基金会董事会由Bluespec、Google、Microsemi、NVIDIA、NXP、UC Berkeley、Western Digital 7家单位代表组成,主席目前是Krste Asanovi 教授,基金会为核心芯片架构制定标准和建立生态,标准是公开免费下载。基金会旗下有400余家以上的付费成员,包括高通、NXP、阿里巴巴和华为等,RISC-V 基金会成员可以使用RISC-V商标,RISC-V 采用开源BSD 授权 ,任何企业、高校和个人都可以遵循RISC-V架构指南设计自己的CPU。RISC-V基金会总部从美国迁往瑞士,并于2020年3月完成在瑞士的注册,基金会更名为RISC-V国际基金会(RISC-V International Association)2。

十年来RISC-V 蓬勃发展,在CPU IP核,平台、SoC芯片和应用上都有了相当数量的发展,比如,应用上有西部数据设计的SSD和HDD控制器,内核是SweRV Core,中科蓝芯开发的蓝牙耳机芯片,嘉楠科技的K210 AIOT 芯片 ,南京沁恒电子的蓝牙MCU、32位通用MCU和高速接口的MCU,它们的内核都是RISC-V。

2021年9月1-3日,ELEXCON深圳国际电子展暨嵌入式系统展将专门打造『 RISC-V技术专区 』,汇聚行业内领先企业,全面展示RISC-V软硬件开发、RISC-V开发工具、RISC-V处理器应用、开源技术等新技术、新产品和新方案,迎接芯片行业发展的历史性机遇!联系我们:☎ (86)

RISC-V的指令集使用模块化的方式进行组织,每个模块使用一个英文字母来表示。RISC-V最基本、也是唯一强制要求实现的指令集是由 I 字母表示的整数指令子集。使用该整数指令子集,便能够实现完整的软件编译器。其他的指令子集部分均为可选的模块,其代表性的模块包括M/A/F/D/C,比如 某款RISC-V 处理器内核是RV32IMAC,即代表实现了I/M/A/C 指令集,。RISC-V 指令集发展变化中,32I和64I 已经冻结,MAFDQC指令扩展是冻结了,指令集如32E,128I,LBJTPV和ZAM原子访问扩展还在开发中,指令集扩展是RISC-V的技术特色,广泛征求会员单位和产业界的意见是RISC-V发展合理的路径 3 。

在详细阐述RISC-V 处理器嵌入式开发之前,我们首先梳理一下几个概念:RISC-V 处理器核心(Core ,简称核),SoC 平台 和SoC芯片,以及开发者如何选择它们。自RISC V 架构诞生以来出,市场上已有数十个版本的 RISC -V 核和SoC芯片,它们中一部分是开源免费,某些是商业公司开发用于内部项目的 ,还有商业公司开发的 处理器核和平台。西部数据的SweRV架构(RV32IMC)是一个32bit顺序执行指令架构,具有双向超标量设计和9级流水线nm工艺技术实现,运行频率高达1.8GHz,可提供4.9 CoreMark/MHz的性能,略高于Arm的Cortex A15,已经用在西部数据的SSD和HDD 控制器上使用,SweRV项目是开源的项目。

典型的开源的RISC-V 核有Rocket Core,它是美国加州大学伯克利分校开发一个经典的RV64 设计,伯克利分校还开发一个BOOM Core,它与Rocket Core不同的是面向更高的性能。苏黎世理工大学(ETH Zurich)开发的Zero-riscy,它是经典的RV32 设计,苏黎世理工大学另外一款R15CY Core,可配置成RV32E,面向的是超低功耗、超小芯片面积的应该场景。由Clifford Wolf开发RISC-V Core PicoRV32,重点在于追求面积和CPU频率的优化。

开源的核用于研究和教学很合适,但是用于商业芯片设计还有许多工作要做。SiFive(赛昉科技)由Yunsup Lee创立,他也是RISC-V的创始人之一。2017年公司发布首个RISC-V核和SoC平台家族,以及相关支持软件和开发板,这些芯片包括采用28纳米制造技术的64位多核CPU U500,支持Linux操作系统,以及采用180纳米制造技术的多外设低成本IoT处理器核 E300。开发RISC-V处理器核的厂商还包括Codasip、Syntacore、T-Head(平头哥) Andes (晶芯科技),以及创业公司芯来科技和优矽科技。

以及Rocket Chip – 伯克利分校基于Chisel开发的开源SoC生成器。芯来科技胡振波发起的蜂鸟E200开源项目4,配合他的图书,是在国内知名度非常高的开源软核SoC平台之一。在64位SoC 平台方面,平头哥半导体发展很快,先后推出了玄铁C906单核和玄铁C910多核高性能64位 RISC-V 处理器。

RISC-V 处理器SoC芯片近年发展迅速,知名度较大的通用性SoC芯片有兆易创新开发的GD32VF103 MCU 芯片, 该芯片基于芯来Bumblebee 内核(RV32IMAC)。GD32VF103系列提供了108MHz的运算主频,16KB到128KB的片上闪存和6KB到32KB的SRAM,有4个16位通用定时器,2个16位基本定时器和2个多通道DMA控制器。GD32VF103 MCU全新设计的中断控制器(ECLIC)提供了多达68个外部中断并可嵌套16个可编程优先。

硬件芯片篇:RISC-V处理器嵌入式开发者必看(上)

发表回复

您的电子邮箱地址不会被公开。 必填项已用 * 标注

Scroll to top